# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-197368 (P2001-197368A)

(43)公開日 平成13年7月19日(2001.7.19)


(51) Int.Cl.7	徽別記号	FΙ	デーマコート*(参考)
H 0 4 N 5/335		H 0 4 N 5/33	5 E
			U
H01L 27/146		1/02	8 A
31/10		H01L 27/14	A
H 0 4 N 1/028		31/10	G
		審查請求 未	請求 請求項の数14 OL (全 5 頁)
(21)出願番号	特願2000-322608(P2000-322608)	(1.1)	1024111 代電子産業株式会社
(22) 出願日	平成12年10月23日 (2000.10.23)	大!	韓民国京畿道利川市夫鉢邑牙美里山136 1
(31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	平成11年10月22日(1999.10.22)		在 動 韓民国京総道利川市夫鉢邑牙美里山136 1
			柱 日 韓民国京畿道利川市夫鉢邑牙美里山136 1
		1. 2. 14 22. 1	9065215 理士 三枝 英二 (外8名)

# (54) 【発明の名称】 イメージセンサ

# (57)【要約】

【課題】 ブルーミング効果を抑制または防止すること によって光感度を向上させることができるイメージセン サを提供すること。

【解決手段】 本発明のイメージセンサは、多数の単位 画素を有しており、各単位画素は、入射光を感知して光 電荷を生成する光感知手段210と、前記光電荷を感知ノードに伝送する伝送手段220と、前記光電荷を感知ノー 全空乏領域を生成させ電源電圧を前記感知ノードに供給 することにより前記感知ノードをリセットさせる第1リ セット手段230と、前記と城口・ドがリセットされる時 に前記光感知手段に生成された過剰電荷を電源ラインに 伝送する第20セット手段2308とを備えている。



【特許請求の節囲】

【請求項1】 多数の単位画素を有するイメージセンサ において.

1

各単位画素は、

入射光を感知して光電荷を生成する光感知手段と、 前記光電荷を感知ノードに伝送する伝送手段と、

前記光感知手段内に完全空乏領域を生成させ電源電圧を 前記感知ノードに供給することにより、前記感知ノード をリセットさせる第1リセット手段と、

前記感知ノードがリセットされる時に前記光感知手段に 10 生成された過剰電荷を電源ラインに伝送する第2リセッ ト手段とを備えていることを特徴とするイメージセン

【請求項2】 前記感知ノードの電圧レベルを増幅し て、その増幅された信号を生成する増幅手段と、

スイッチング動作を遂行して前記増幅された信号を出力 端に出力するスイッチング手段とをさらに備えているこ とを特徴とする請求項1に記載のイメージセンサ。 【請求項3】 前記伝送手段は、前記光感知手段と前記

感知ノードとの間に連結されたものであることを特徴と する請求項1に記載のイメージセンサ。

【請求項4】 前記第1リセット手段は、前記感知ノー ドと前記電源ラインとの間に連結されたものであること を特徴とする請求項3に記載のイメージセンサ。

【請求項5】 前記第2リセット手段は、前記光感知手 段と前記電源ラインとの間に連結されたものであること を特徴とする語求項4に記載のイメージセンサ。 【請求項6】 前記光感知手段は、フォトダイオードで あることを特徴とする請求項5に記載のイメージセン

【請求項7】 前記伝達手段は、nMOSトランジスタ であることを特徴とする請求項6に記載のイメージセン

【請求項8】 前記第1及び第2リセット手段は、nM OSトランジスタであることを特徴とする請求項7に記 趙のイメージセンサ。

【詰求項9】 前記第2リセット手段のしきい電圧が前 記第1リセット手段のしきい電圧より低いことを特徴と する請求項8に記載のイメージセンサ。

の半導体基板と、

前記第1伝導型の半導体基板上に形成された第2伝導型 の第1ドーピング領域と、

該第1ドーピング領域上に形成された第1伝導型の第2 ドーピング領域とを備えていることを特徴とする請求項 9に記載のイメージセンサ。

【請求項11】 前記第2ドーピング領域のチャネル領 域が、第1ドーピング領域と直接連結されていることを 特徴とする詰求項10に記載のイメージセンサ。

【請求項12】 前記第2ドーピング領域が、前記半導 50 答してスイッチング動作をすることによって出力端Nou

体基板と接触していることを特徴とする請求項11に記 裁のイメージセンサ。

【請求項13】 前記第1伝導型がp型であり、前記第 2伝導型がn型であることを特徴とする請求項12に記 載のイメージセンサ。

【請求項14】 前記半導体基板は、前記半導体基板上 に形成され、半導体基板の不純物濃度より低い不純物濃 度を有するエピタキシャル層をさらに備えていることを 特徴とする請求項10に記載のイメージセンサ。

#### 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、イメージセンサに 関し、特に、ブルーミング効果を防止できる多数の単位 画素を有するイメージセンサに関する。

[0002]

【従来の技術】周知のように、イメージセンサは、物体 から反射される光を感知してイメージデータを生成する 装置である。特に、CMOS (complementary metal oxi de semiconductor)技術を利用して製造されたイメージ

20 センサをCMOSイメージセンサという。 【0003】一般に、CMOSイメージセンサは、多数 の単位画素を含んでおり、各単位画素は、一つの光感知 素子と多数のトランジスタとからなる。フォトダイオー ドのような光感知素子は、物体から反射される入射光を 感知して光電荷を蓄積し、トランジスタは蓄積された光

電荷の伝送を制御する。 【0004】図1Aは、CMOSイメージセンサに含ま れた従来の単位画素を示す回路図である。ここで、符号 160は、単位画素の出力信号を安定化させる役割をす 30 る負荷トランジスタである。図1Bは、図1Aに示した

従来の単位画素に対するレイアウトを示す図面である。 【0005】図示したように、従来の単位画素は、一つ のフォトダイオード110と四つのnMOSトランジス タとからなる。四つの n M O S トランジスタは、それぞ れ伝達トランジスタ120、リセットトランジスタ13 0、増幅トランジスタ140、及びスイッチングトラン ジスタ150の機能を備えている。

【0006】フォトダイオード110は、入射光を感知 して光電荷を生成する。伝達トランジスタ120は、感 【請求項10】 前記フォトダイオードは、第1伝導型 40 知ノードNsに連結されており、伝達制御信号TXに応 答して光電荷を感知ノードNsに伝達する。

> 【0007】リセットトランジスタ130は、感知ノー ドNsに連結されており、リセット制御信号に応答して フォトダイオード110内に完全空乏領域を形成させ、 リセット電圧を感知ノードに供給する。増幅トランジス タ140は、感知ノードNsの電圧レベルを増幅して増 幅された信号(DX)を生成する。スイッチングトラン ジスタ150は、増幅トランジスタ140と出力端Nou tとに連結されており、スイッチング制御信号 S X に応

tを介して増幅された信号をイメージデータとして出力 する。

【0008】四つのnMOSトランジスタの中で、雷荷 伝達効率を向上させ、イメージデータの電圧損失または 電圧降下を減少させるために、伝達トランジスタ120 及びリヤットトランジスタ130は、空チモード(deple tion node) n M O S トランジスタまたは低いしきい電圧 を有するネガティブnMOSトランジスタで具現されて いる。

【0009】かかる単位画素で、感知ノードNsをリセ ットさせる過程は、伝達トランジスタ120及びリセッ トトランジスタ130により行われるため、飽和領域で 過剰電荷の経路は、伝達トランジスタ120及びリセッ トトランジスタ130から電源ラインVDDに形成され るべきである。従って、伝達トランジスタ120及びリ セットトランジスタ130の電圧障壁に対する制御が極 めて重要である。もし、伝達トランジスタ120とリセ ットトランジスタ130のいずれか一つでも正しく制御 されなければ、過剰雷荷は、隣接した単位画素に流れる こととになって誤動作を誘発することとなる。かかる現 20 象をブルーミング効果(blooming effect)という。

【0010】ブルーミング効果によって、正確なイメー ジデータを獲得することが困難になり、СМОSイメー ジセンサの光感度を低下させるという問題点がある。

## [0011]

【発明が解決しようとする課題】本発明は、上述した問 題点を解決するために案出されたものであり、ブルーミ ング効果を抑制または防止することにより、光感度を増 大させることのできるイメージセンサを提供することに その目的がある。

#### [0.0.1.2]

【課題を解決するための手段】前記目的を達成するた め、本発明のイメージセンサは、多数の単位画素を備え ており、各単位画素が、入射光を感知して光電荷を生成 する光感知手段と、前記光電荷を感知ノードに伝送する 伝送手段と、前記光感知手段内に完全空手領域を生成さ せ電源電圧を前記感知ノードに供給することにより該感 知ノードをリセットさせる第1リセット手段と、前記感 知ノードがリセットされる時に前記光感知手段に生成さ とを備えていることを特徴としている。

#### [0013]

【発明の実施の形態】以下、本発明が属する技術分野に おける通常の知識を有する者が本発明を容易に実施でき る程度に詳細に説明するため、本発明の好ましい実施の 形態を、添付した図面を参照して説明する。

【0014】図2Aは、本発明に係るCMOSイメージ センサに含まれている単位画素を示す回路図である。符 号260は、単位画素の出力信号を安定化させるために 用いられる負荷トランジスタを示す。図2Bは、図2A 50 好ましい。この場合、p型エピタキシャル層の不純物濃

に図示した単位画素のレイアウトを示す図面である。

【0015】図2Aを参照すれば、本発明に係る単位画 素は、光感知素子として一つのフォトダイオード210 と制御手段としての五つのnMOSトランジスタとから なる。五つのnMOSトランジスタとは、伝達トランジ スタ220、第1リセットトランジスタ230A、第2 リセットトランジスタ230B、増幅トランジスタ24 0、及びスイッチングトランジスタ250である。

【0016】フォトダイオード210は、入射光を感知 10 して光電荷を生成する。伝達トランジスタ220は、フ オトダイオード210と感知ノードNsとの間に連結さ れて、伝達制御信号TXに応答して光電荷を感知ノード Nsに伝達する。

【0017】第1リセットトランジスタ230Aは、感 知ノードNsと電源ラインV D D との間に連結されて、 リセット制御信号RXに応答してフォトダイオード21 0内に完全空ラ領域を形成させ、リヤット電圧を感知ノ ードNsに供給することにより、リセット動作を遂行す

【0018】第2リセットトランジスタ230Bは、フ ォトダイオード210と電源ラインVDDとの間に連結 されて、フォトダイオード210で生成された過剰電荷 を電源ラインVDDに伝達する。この場合、第2リセッ トトランジスタ230Bのしきい電圧を、第1リセット トランジスタ230Aのしきい電圧より低く形成するこ とによって、過剰電荷が電源ラインVDDに容易に伝達 されるようにする。

【0019】増幅トランジスタ240は、感知ノードN sの電圧レベルを増幅して増幅された信号(DX)を生

30 成する。スイッチングトランジスタ250は、増幅トラ ンジスタ240と出力端Noutとの間に連結されて、ス イッチング制御信号 S Xに応答してスイッチング動作を することによって出力端Noutを介して増幅された信号 をイメージデータで出力する。

【0020】図2Bに図示したように、第1リセットト ランジスタ230AのゲートG1と第2リセットトラン ジスタ230BのゲートG2とは、同一の導電層に連結 されている。

【0021】図3A及び図3Bは、それぞれ、図2Bに れた過剰電荷を電源ラインに伝送する第2リセット手段 40 示した A'-A線と A"-A線により切断した断面図で ある。図3A及び図3Bを参照すれば、本発明に係るフ オトダイオード210は、半導体基板301上にn型ド ーピング領域302及びp型ドーピング領域303を順 に形成することによって提供される。また、伝達トラン ジスタ220のように、第2リセットトランジスタ23 0 Bのチャネル領域がフォトダイオード210のn型ド ーピング領域302と直接的に連結されている。

【0022】半導体基板301は、p型基板上にp型エ ピタキシャル層を形成することによって提供されるのが

度は、p型基板の不純物濃度より低くする。また、p型 ドーピング領域303が半導体基板301と直接的に接 触するように形成することによって、5Vまたは3.3 ないし2. 5 Vの電源電圧でも、完全空乏領域がフォト ダイオード内に形成されるようにすることができる。 【0023】図4は、リセット動作後の単位画素の雷位 を示す図面である。図面から分かるように、第2リセッ トトランジスタ230Bのしきい電圧が第1リセットト ランジスタ230Aのしきい電圧より低いため、過剰電 荷401が電源ラインVDDに容易に伝達されてブルー 10 【図3A】 図2BにおけるA'-A線断面図である。 ミング効果を防止でき、CMOSイメージセンサの光感 度が向上する。

【0024】本発明の技術思想を上記好ましい実施例に よって記述したが、請求項で限定した本発明の範囲内 で、種々の変更、追加及び置換が可能であることは当業 者において明白である。

#### [0025]

【発明の効果】本発明のイメージセンサは、従来の単位 画素構造に一つのリセットトランジスタが追加されてお り、フォトダイオードが容易に完全空乏化され、またフ 20 ォトダイオードで生成された過剰電荷の隣接単位画素へ の移動が抑制されるようになっている。そのために、光 感度の向上を図ることができる。

#### \* 【図面の簡単な説明】

【図1A】 CMOSイメージセンサに含まれている従 来の単位画素を示す同路図である。

【図1B】 図1Aに示した単位画素のレイアウトを示 す図面である。

【図2A】 本発明に係るCMOSイメージャンサに含 まれている単位画素を示す回路図である。

【図2B】 図2Aに示した単位画素のレイアウトを示 す図面である。

【図3B】 図2BにおけるA"-A線断面図である。 【図4】 リセット動作における、単位画素の電位を示 す図面である。

# 【符号の説明】


210	フォトダイオード
220	伝達トランジスタ
230A	第1リセットトランジスタ
2 3 0 B	第2リセットトランジスタ
2 4 0	増幅トランジスタ
250	スイッチングトランジスタ

302 n型ドーピング領域 303 n型ドーピング領域

[図1A]

単位編集


[図2A]




[図1B]




【図2B】



【図3A】



【図3B】



[図4]

